貼片電阻也是貼片電阻的一種，通常在數(shù)字電路中用作并聯(lián)端口的上拉或下拉電阻。使用拒接比使用多個(gè)固定電阻器更方便。上拉電阻通過(guò)一個(gè)阻值作為電流限制，用于在高電平箝制不確定信號(hào)。上拉電阻是指設(shè)備的輸入電流，下拉電阻是指設(shè)備的輸出電流。此外，上拉電阻值的選擇原則包括:考慮到節(jié)電和芯片的灌注電流容量，上拉電阻值應(yīng)足夠大。對(duì)于高速電路，過(guò)多的上拉電阻會(huì)使邊緣變平。

貼片電阻也是貼片電阻的一種，通常在數(shù)字電路中用作并聯(lián)端口的上拉或下拉電阻。

使用拒接比使用多個(gè)固定電阻器更方便。上拉電阻通過(guò)一個(gè)阻值作為電流限制，用于在高電平箝制不確定信號(hào)。類似地，下拉電阻將不確定信號(hào)夾在低電平。上拉電阻是指設(shè)備的輸入電流，下拉電阻是指設(shè)備的輸出電流。

那么什么時(shí)候使用下拉電阻呢？當(dāng)TTL電路驅(qū)動(dòng)CMOS電路時(shí)，如果TTL電路的輸出高電平低于CMOS電路的最低高電平(一般為3.5V)，那么就需要在TTL的輸出端連接一個(gè)拉電阻來(lái)增加輸出高電平。OC門(mén)電路必須增加一個(gè)拉電阻來(lái)增加輸出電平。

為了增加輸出引腳的驅(qū)動(dòng)能力，上拉電阻上經(jīng)常使用一些微控制器引腳。在CMOS芯片中，為了防止靜電造成的損壞，不能將未使用的引腳掛起。通常，連接一個(gè)拉電阻來(lái)降低輸入阻抗并提供一個(gè)放電路徑。該芯片的引腳上增加了拉電阻，提高了輸出電平，從而提高了芯片輸入信號(hào)的噪聲容限，增強(qiáng)了抗干擾能力。

提高總線的抗電磁干擾能力。當(dāng)引腳懸掛時(shí)，更容易接受外界電磁干擾。長(zhǎng)線路傳輸中電阻失配容易引起反射波干擾，下拉電阻為電阻匹配，可以有效抑制反射波干擾。

此外，上拉電阻值的選擇原則包括:考慮到節(jié)電和芯片的灌注電流容量，上拉電阻值應(yīng)足夠大。高電阻，低電流。為了確保足夠的驅(qū)動(dòng)電流，考慮的因素應(yīng)該足夠小;

低電阻，大電流。對(duì)于高速電路，過(guò)多的上拉電阻會(huì)使邊緣變平。綜合以上三點(diǎn)，一般選擇在1K ~ 10K之間。這同樣適用于下拉電阻。

摘自：http://www.sznse.com/Article/tppzzdlzdz.html