CV/g的增加與粉末粒度的減小和粉末純度的提高有關(guān)。將這些材料用于電容設(shè)計是一個復(fù)雜的研究領(lǐng)域，需要大量的研發(fā)投入。降低鉭電容器設(shè)計尺寸的另一個重要因素是高 效封裝技術(shù)的發(fā)展。行業(yè)中常用的封裝技術(shù)是鉛框架設(shè)計。這種結(jié)構(gòu)具有很高的制造效率，可以降低成本和提高生產(chǎn)能力。對于不受空間限 制的應(yīng)用，這些設(shè)備仍然是可行的解決方案。VishayMAP結(jié)構(gòu)的另一個好處是減少了ESL。通過小化電流環(huán)，ESL可以顯著減少。

CV/g的增加與粉末粒度的減小和粉末純度的提高有關(guān)。將這些材料用于電容設(shè)計是一個復(fù)雜的研究領(lǐng)域，需要大量的研發(fā)投入。降低鉭電容器設(shè)計尺寸的另一個重要因素是高 效封裝技術(shù)的發(fā)展。行業(yè)中常用的封裝技術(shù)是鉛框架設(shè)計。這種結(jié)構(gòu)具有很高的制造效率，可以降低成本和提高生產(chǎn)能力。對于不受空間限 制的應(yīng)用，這些設(shè)備仍然是可行的解決方案。

然而，在許多以提高密度為主要設(shè)計標準的電子系統(tǒng)中，能夠減小元件尺寸是一個重要的優(yōu)勢。在這方面，制造商在包裝技術(shù)方面取得了一些進展。與標準引線框架結(jié)構(gòu)相比，無鉛框架設(shè)計可以提高體積效率。通過減少提供外部連接所需的機械結(jié)構(gòu)的尺寸，這些設(shè)備可以利用額外的可用空間來增加電容器元件的尺寸，從而增加電容值和/或電壓。

在新一代封裝技術(shù)中，Vishay的專 利多陣列封裝(MAP)結(jié)構(gòu)通過在封裝末端使用金屬化層來提供外部連接，從而進一步提高了體積效率。該結(jié)構(gòu)通過完全消 除內(nèi)部陽極連接，使電容元件在現(xiàn)有體積范圍內(nèi)的尺寸大化。為了進一步說明體積效率的提高，電容元件的體積增加了60（百分比）以上。這一增加可用于優(yōu)化設(shè)備以增加電容和/或電壓，降低DCL，并提高可靠性。

VishayMAP結(jié)構(gòu)的另一個好處是減少了ESL。MAP結(jié)構(gòu)可以通過消 除環(huán)封裝的機械引線框架來顯著地減小現(xiàn)有電流環(huán)的大小。通過小化電流環(huán)，ESL可以顯著減少。與標準引線框架結(jié)構(gòu)相比，ESL的減少可高達30（百分比）。ESL的減少對應(yīng)于自諧振頻率的增加，這可以擴大電容的工作頻率范圍。